学习笔记-ARM+FPGA[数字示波器] - syh_stack - D1h.Net第一号博客

syh_stack的学习笔记

学习笔记-ARM+FPGA[数字示波器]

最近学习了一段时间的FPGA,本帖用来记录一下FPGA联合ARM制作一个双通道示波器的过程

一·总体设计

 --------1.硬件部分
------------FPGA采用Altera Cyclone IV EEP4CE10F17C8N ,采用BGA封装共256引脚;
------------ARM芯片采用STM32F407IGT6,主频168MHz

------------ADC部分采用AD9280ARS高速8bitADC

------------显示部分采用7英寸TFTLCD屏幕;

--------2.软件部分

------------FPGA负责显示屏的显示驱动和触摸驱动,使用外拓展SDRAM作LCD的缓存;ADC芯片采样后数据的处理;

------------ARM负责控制TFT的显示,和上位机通讯;

------------FPGA和ARM采用FSMC总线进行通讯;

--------3.原理框图

二,FPGA功能实现

--------FPGA主要模块组成为复位信号产生,锁相环倍频,频率测量和对ADC芯片转换出的信号进行采样,FSMC总线通信,LCD显示和触摸驱动

--------在RTL图中

------------rst_ctrl为复位信号产生模块,在系统开始后的十个周期后,向后级module发送高电平复位信号

------------my_pllFPGA内置锁相环,输入为25M系统时钟,输出为C0 : 100MHz用于示波器采样基准频率,C1 : 120MHz用于示波器采样基准频率 , C2 : 120MHz用于给外置SDRAM作时钟,决定了SDRAM的读写速度 , C3:30MHz用于做LCD的像素CLK;

------------dso为数字示波器的采样和频率计算模块,将前级ADC转换电路得出的双通道8bit数据按照字节采样进addb寄存器内,由于前级ADC的转换速率高达125MSPSFPGA可用25MHz,100MHz,120MHz来提取寄存器addb内的任一字节,称之为FPGA的采样频率,dso模块的参数模式由dso_control寄存器控制,包括触发沿选择、采样率选择、通道开启或关闭、直流或交流耦合选择,xy轴分度等,ARM可通过FSMC总线来更改dso模块的触发模式和控制寄存器,FPGA通过FSMCARM发送采样后的数据和测量出的当前频率,ab_rrd_clk分别为dso模块挂载在fsmc总线上的地址和读时钟;

------------lcdtft显示屏的驱动模块,包括SDRAM缓存操作、触摸回馈数据传递、TFTLCD的控制,由于总线速度和SDRAM的读写速度不匹配,所以在数据进入SDRAM前添加FIFO模块做数据缓冲,数据读出SDRAM后添加RAM做缓存,其中wr_clkfifo写时钟,tft_control是液晶LCD显示控制寄存器,pwm_temp是液晶pwm调光亮度控制;

------------fsmcrsn,AB,DB,WRn,RDn,CSn,NADV分别为ARMFPGA通信中的地址线,数据线,写信号,读信号,片选信号和控制信号,其余信号为lcd或者dso的数据和地址通道;

三·ARM功能实现

--------ARM在此次设计过程中承担的主要任务是控制中心,包括UI设计,亮度调节,示波器参数控制,任务切换等

------------程序开始后,延迟约1s时间,等待FPGA开始工作,1s过后,进行FSMCUSARTLCD显示和触摸驱动相关程序初始化,之后检测FPGA就绪状态,若就绪,就进行下一步,若不就绪,则进入while(1)并向串口发送error

------------整个GUI设计采用STemWin,更改静态储存区分配内存大小和画点函数就可以对LCD屏幕进行UI界面设计和波形绘制;

------------初始化结束后的while(1)中,主要包含两个进程,dso_processdisplay_processdso进程用来通过触摸反馈获取当前示波器参数变量,计算电压峰峰值,平均值,频率,实时获取子菜单变量值等,而display负责显示不同菜单和绘制波形;

四·波形效果

--------使用高频信号源产生vpp=3.3V,fre=1KHz的方波,用示波器观察到的现象如下

------------所用平台为ICORE3双核心实验板;

------------本次设计的核心内容为FPGA底层驱动的实现,ARMFPGA之间的FSMC总线通信,STemWin用户图形界面设计;

------------本次设计的难点在于,系统的实时性。系统总体设计采用FPGA+ARM,使用FPGA是为了实现信号高速采样和处理,双核心设计既保证了逻辑控制和媒体显示,也保证了高速信号传输,整个系统的实时性由ARM和FPGA共同完成,保证了从采样到显示,从触摸到反馈的实时资源调用。

posted on 2021-08-24 12:07  syh_stack  阅读(100)  评论(0编辑  收藏  举报

刷新评论刷新页面返回顶部

导航

Powered by:
D1h.Net第一号博客
Copyright © 2021 syh_stack
Powered by .NET 6 on Kubernetes

问答 28u iTmz.Net 3q科技 A8团队1 A8团队2 A8团队3 A8备